inner-kernel.s

.LBB1_44:                               @ %"for ReLU.s0.x.x.xr"
                                        @   Parent Loop BB1_41 Depth=1
                                        @ =>  This Loop Header: Depth=2
                                        @       Child Loop BB1_46 Depth 3
	add	r0, r1, r1, lsl #1
	str	r1, [sp, #332]          @ 4-byte Spill
	add	r1, sp, #336
	lsl	r2, r0, #2
	cmp	r2, r6
	lsllt	r6, r0, #2
	str	r6, [sp, #324]          @ 4-byte Spill
	ldr	r0, [sp, #172]          @ 4-byte Reload
	vstmia	r1, {d4, d5}            @ 16-byte Spill
	cmp	r3, r0
	movgt	r0, r3
	cmp	r4, #1
	str	r3, [sp, #328]          @ 4-byte Spill
	blt	.LBB1_43
@ BB#45:                                @ %"for conv.s1.r$x.r$x.preheader"
                                        @   in Loop: Header=BB1_44 Depth=2
	vmov.i32	q9, #0x0
	ldr	r1, [sp, #168]          @ 4-byte Reload
	ldr	r2, [sp, #216]          @ 4-byte Reload
	sub	r7, r1, r0
	add	r1, sp, #800
	ldr	r8, [sp, #212]          @ 4-byte Reload
	mov	r0, r4
	ldr	r6, [sp, #208]          @ 4-byte Reload
	ldr	r10, [sp, #204]         @ 4-byte Reload
	vstmia	r1, {d18, d19}          @ 16-byte Spill
	add	r1, sp, #784
	vmov.i32	q9, #0x0
	vmov.i32	q12, #0x0
	vmov.i32	q11, #0x0
	vmov.i32	q14, #0x0
	vmov.i32	q13, #0x0
	vmov.i32	q8, #0x0
	vmov.i32	q1, #0x0
	vmov.i32	q0, #0x0
	vmov.i32	q15, #0x0
	vstmia	r1, {d18, d19}          @ 16-byte Spill
	add	r1, sp, #752
	vmov.i32	q9, #0x0
	vstmia	r1, {d18, d19}          @ 16-byte Spill
	add	r1, sp, #768
	vmov.i32	q9, #0x0
	vstmia	r1, {d18, d19}          @ 16-byte Spill
.LBB1_46:                               @ %"for conv.s1.r$x.r$x"
                                        @   Parent Loop BB1_41 Depth=1
                                        @     Parent Loop BB1_44 Depth=2
                                        @ =>    This Inner Loop Header: Depth=3
	ldr	r11, [r7]
	subs	r0, r0, #1
	ldr	r1, [r7, #4]
	vld1.8	{d20[], d21[]}, [r10]!
	ldr	r3, [r7, #8]
	add	r7, r7, r5
	str	r1, [sp, #828]
	add	r1, sp, #768
	str	r11, [sp, #824]
	vld1.8	{d18}, [lr:64]
	vmovl.u8	q2, d20
	vmovl.u8	q9, d18
	vorr	q3, q15, q15
	vorr	q15, q12, q12
	vmlal.u16	q0, d5, d19
	vorr	q12, q11, q11
	vld1.8	{d8[], d9[]}, [r6]!
	vld1.8	{d12[], d13[]}, [r8]!
	vmovl.u8	q10, d21
	vorr	q11, q0, q0
	vmovl.u8	q5, d8
	vmovl.u8	q7, d12
	vmlal.u16	q8, d15, d19
	vmlal.u16	q13, d14, d18
	vldmia	r1, {d0, d1}            @ 16-byte Reload
	add	r1, sp, #768
	vmlal.u16	q0, d4, d18
	vstmia	r1, {d0, d1}            @ 16-byte Spill
	add	r1, sp, #784
	vldmia	r1, {d4, d5}            @ 16-byte Reload
	add	r1, sp, #784
	vmlal.u16	q2, d11, d19
	vorr	q0, q11, q11
	vorr	q11, q12, q12
	vorr	q12, q15, q15
	vorr	q15, q3, q3
	vstmia	r1, {d4, d5}            @ 16-byte Spill
	add	r1, sp, #800
	vldmia	r1, {d4, d5}            @ 16-byte Reload
	add	r1, sp, #800
	vmlal.u16	q2, d10, d18
	vstmia	r1, {d4, d5}            @ 16-byte Spill
	add	r1, sp, #752
	vld1.8	{d4[], d5[]}, [r2]!
	vmovl.u8	q5, d4
	vmlal.u16	q11, d11, d19
	vmlal.u16	q12, d10, d18
	vmov.32	d18[0], r3
	vmovl.u8	q9, d18
	vmlal.u16	q15, d20, d18
	vmovl.u8	q10, d9
	vldmia	r1, {d6, d7}            @ 16-byte Reload
	add	r1, sp, #752
	vmlal.u16	q3, d20, d18
	vmovl.u8	q10, d13
	vmlal.u16	q1, d20, d18
	vmovl.u8	q10, d5
	vmlal.u16	q14, d20, d18
	vstmia	r1, {d6, d7}            @ 16-byte Spill
	bne	.LBB1_46