Шифратор кодер преобразует сигнал на одном из входов в n -разрядное двоичное число. Функциональная схема шифратора, преобразующего десятичные цифры в 4-разрядное двоичное число, приведена на рисунке 1. При появлении сигнала логической единицы на одном из десяти входов на четырех выходах шифратора будет присутствовать соответствующее двоичное число. Пусть сигнал логической единицы подан на вход 7. Тогда на выходах логических элементов DD 1. Таким образом, на выходах 8, 4, 2, 1 шифратора мы получим двоичное число Некоторые из шифраторов снабжаются входом стробирования. Наличие входа стробирования позволяет выделять сигнал в определенный момент времени. Дешифратор декодер преобразует код, поступающий на его входы, в сигнал только на одном из его выходов. Дешифратор n -разряд-ного двоичного числа имеет 2 n выходов. Функциональная схема дешифратора на 16 выходов приведена на рисунке 1. По такой функциональной схеме построена микросхема КИД3. Условное обозначение этой микросхемы на принципиальных схемах приведено на рисунке 1. Для преобразования сигнала необходимо на входы V 1 и V2 микросхемы подать сигналы логических нулей. Пусть на входе дешифратора присутствует двоичное число В этом случае на всех пяти входах элемента DD 1. На выходах всех остальных 15 элементов будут сигналы логических единиц. Если хотя бы на одном из входов V логическая единица, то единицы будут на всех 16 выходах. В цифровой технике широко применяются мультиплексоры и демультиплексоры. Номер информационного входа, который соединяется с выходом, задается в двоичном коде на адресных входах. Если мультиплексор имеет n адресных входов, то в нем может быть 2 n информационных входов. Номер информационного выхода, который соединяется с входом, задается в двоичном коде на адресных входах. Если демультиплексор имеет n адресных входов, то в нем может быть 2 n информационных выходов. Функциональная схема демультиплексора, имеющего четыре выхода, приведена на рисунке 1. Функциональная схема мультиплексора, имеющего четыре входа, приведена на рисунке 1. Мультиплексоры могут снабжаться дополнительным входом — входом разрешения передачи информации с входов на выход.
5 из 36 правила
Как быстро заработать свободный опыт
Как быстро заработать свободный опыт
5 из 36 правила
Как быстро заработать свободный опыт
ТЕМА 9. Шифраторы и дешифраторы. Сумматоры и полусумматоры.
5 из 36 правила
5 из 36 правила
5 из 36 правила
Как быстро заработать свободный опыт
Как быстро заработать свободный опыт
Лабораторная работа выполняется с помощью учебного лабораторного стенда LESO2. Целью работы является изучение принципов действия комбинационных схем: Дешифратор декодер служит для преобразования n-разрядного позиционного двоичного кода в единичный выходной сигнал на одном из 2n выходов. При каждой входной комбинации сигналов на одном из выходов появляется 1. Таким образом, по единичному сигналу на одном из выходов можно судить о входной кодовой комбинации. Таблица истинности для декодера с двумя входами изображена в таблице 2. Например, устройство должно иметь 4 выхода. Для каждого выхода записываем логическое выражение. Шифратор выполняет функцию, обратную декодеру дешифратору , то есть преобразует непозиционный унитарный двоичный 2n разрядный код в n разрядный позиционный код. При подаче на один из входов единичного сигнала на выходе формируется соответствующий двоичный код. Наиболее широко преобразователи кодов известны применительно к цифровым индикаторам. Например, преобразователь 4-х разрядного позиционного двоичного кода в десятичные цифры. Имеется семи сегментный индикатор и с его помощью требуется высветить десять цифр. Составим таблицу истинности работы такого преобразователя. По ТИ несложно составить систему собственных функций для всех выходов, то есть СДНФ, минимизировать её и составить принципиальную схему. В цифровых схемах требуется управлять ключами при помощи логических уровней. Поэтому желательно подобрать устройство, которое могло бы выполнять функции электронного ключа с управлением цифровым сигналом. Пусть вход X будет управляющим, а Y — информационным. Для простоты рассуждений, разделим ТИ на две части в зависимости от уровня логического сигнала на управляющем входе X. По таблице истинности отчётливо видно, что если на управляющий вход X подан нулевой логический уровень, сигнал, поданный на вход Y, на выход Out не проходит. При подаче на управляющий вход X логической единицы, сигнал, поступающий на вход Y, появляется на выходе Out. При этом не важно, какой из входов элемента "И" будет использоваться в качестве управляющего входа, а какой — в качестве информационного. Получившийся вариант схемы коммутатора с управлением логическими уровнями приведён на рисунке 2. В схемах, приведенных на рисунках 2. Однако обычно это приводит к непредсказуемым последствиям. Кроме того, для управления таким коммутатором требуется много входов, поэтому в состав мультиплексора обычно включают двоичный дешифратор, как показано на рисунке 2. Такая схема позволяет управлять переключением информационных входов мультиплексора при помощи двоичных кодов, подаваемых на его управляющие входы. Количество информационных входов в таких схемах выбирают кратным степени числа два. Условное графическое обозначение 4—х входового мультиплексора с управлением двоичным кодом приведено на рисунке 2. Входы A0 и A1 являются управляющими входами мультиплексора, определяющими адрес информационного входного сигнала, который будет соединён с выходным выводом мультиплексора Y. Информационные входные сигналы обозначены: X0, X1, X2 и X3. В условном графическом обозначении названия информационных входов A, B, C и D заменены названиями X0, X1, X2 и X3, а название выхода Out заменено на название Y. Такое обозначение входов и выходов мультиплексора более распространено в отечественной литературе. Адресные входы обозначены как A0 и A1. Об особенностях реализации мультиплесоров на языке Verilog можно почитать в статье: Сумматор — узел компьютера, предназначенный для сложения двоичных чисел. Построение двоичных сумматоров обычно начинается с сумматора по модулю 2. Сумматор по модулю 2 выполняет суммирование без учёта переноса. В обычном двоичном сумматоре требуется учитывать перенос, поэтому требуются схемы, позволяющие формировать перенос в следующий двоичный разряд. Таблица истинности такой схемы, называемой полусумматором, приведена в таблице 2. Здесь A и B — слагаемые; S — сумма; P0 — перенос в старший разряд выход переноса Pout. Запишем систему собственных функций для полусумматора:. Схема полусумматора формирует перенос в старший разряд, но не может учитывать перенос из младшего разряда. При сложении многоразрядных двоичных чисел необходимо складывать три цифры в каждом разряде — 2 слагаемых и единицу переноса из предыдущего разряда PI. PI — вход 1 переноса из предыдущего разряда, PO — выход 1 переноса в старший разряд. Сконфигурировать ПЛИС в соответствии с рисунком 3. Подключить к входам X0 и X1 переключатели S7 и S8, а к выходам Y0, Y1, Y2, Y3 светодиодные индикаторы LED5, LED6, LED7, LED8. Для этого подключить входы и выходы дешифратора к соответствующим ножкам ПЛИС. Подавая все возможные комбинации логических уровней на входы X0, X1 с помощью ключей S7, S8 и наблюдая за состояниями светодиодных индикаторов LED5, LED6, LED7, LED8, заполните таблицу истинности дешифратора. Подключить к входам X1, X2, X3, X4 переключатели S8, S7, S6, S5, а к выходам Y0, Y1 светодиодные индикаторы LED8, LED7. Подавая все возможные комбинации логических уровней на входы X1, X2, X3, X4 с помощью ключей S8, S7, S6, S5 и наблюдая за состояниями светодиодных индикаторов LED7, LED8, заполните таблицу истинности шифратора. Составить таблицу истинности преобразователя кода таблица. Собрать схему, изображенную на рисунке 3. Подавая с помощью ключей S8, S7, S6, S5 различные кодовые комбинации на входы X0, X1, X2, X3 определить цифры, высвечиваемые на индикаторе. По результатам эксперимента заполнить таблицу 3. Поочередно устанавливая все возможные кодовые комбинации на адресных входах A и B, определите номера коммутируемых каналов. Номер коммутируемого канала определяется путем поочерёдного подключения к входам X0, X2, X3, X4 уровня логической единицы и наблюдения за выходом Y. Здесь Pin , Pout соответственно вход и выход единицы переноса, A и B — слагаемые, S — сумма. Перейти к основному содержанию. Лаборатория Электронных Средств Обучения ЛЭСО СибГУТИ. Учебное оборудование, учебные лабораторные стенды, лаборатории с удаленным доступом. Новости ЛЭСО Управление своими подписками. Контактные лица Учебное оборудование Направления АСКУЭ Технические вопросы. Для этого запишем систему его собственных функций: Запишем систему собственных функций для полусумматора: На основании таблицы истинности запишем систему собственных функций для каждого выхода: Схемы исследования дешифратора, шифратора, преобразователя кода для семисегментного индикатора, мультиплексора, сумматора. Таблицы истинности для каждой схемы. Выводы по каждому заданию. Как синтезировать дешифратор с произвольной разрядностью? Изобразите таблицу истинности шифратора. Как работает преобразователь кода для семисегментного индикатора? Как устроен семи сегментный индикатор? Как в лабораторной работе проводилось исследование мультиплексора? Что такое единица переноса? Похожие статьи Исследование регистров. Исследование цифровых устройств на основе программируемых логических интегральных схем ПЛИС в среде Quartus II. Орфографическая ошибка в тексте: