Ссылка на файл: >>>>>> http://File-Portal.ru/Схема устройства микропроцессора/
Микропроцессор: структурная схема и назначение ее элементов
1.3 Общая схема микропроцессора
Схема микропроцессора
Внутреннее устройство микропроцессора (типовые структуры операционного блока)
Микропроцессор: структурная схема и назначение ее элементов
Понятие архитектуры микропроцессора включает в себя систему команд и способы адресации, возможность совмещения выполнения команд во времени, наличие дополнительных устройств в составе микропроцессора, принципы и режимы его работы. Выделяют понятия микроархитектуры и макроархитектуры. Микроархитектура микропроцессора - это аппаратная организация и логическая структура микропроцессора, регистры, управляющие схемы, арифметико-логические устройства, запоминающие устройства и связывающие их информационные магистрали. Макроархитектура - это система команд, типы обрабатываемых данных, режимы адресации и принципы работы микропроцессора. В общем случае под архитектурой ЭВМ понимается абстрактное представление машины в терминах основных функциональных модулей, языка ЭВМ, структуры данных. Структура типового микропроцессора Архитектура типичной небольшой вычислительной системы на основе микроЭВМ показана на рис. Микропроцессор координирует работу всех устройств цифровой системы с помощью шины управления ШУ. Помимо ШУ имеется разрядная адресная шина ША , которая служит для выбора определенной ячейки памяти, порта ввода или порта вывода. По 8-разрядной информационной шине или шине данных ШД осуществляется двунаправленная пересылка данных к микропроцессору и от микропроцессора. Важно отметить, что МП может посылать информацию в память микроЭВМ или к одному из портов вывода, а также получать информацию из памяти или от одного из портов ввода. Постоянное запоминающее устройство ПЗУ в микроЭВМ содержит некоторую программу на практике программу инициализации ЭВМ. Программы могут быть загружены в запоминающее устройство с произвольной выборкой ЗУПВ и из внешнего запоминающего устройства ВЗУ. В качестве примера, иллюстрирующего работу микроЭВМ, рассмотрим процедуру, для реализации которой нужно выполнить следующую последовательность элементарных операций: Нажать клавишу с буквой "А" на клавиатуре. Поместить букву "А" в память микроЭВМ. Вывести букву "А" на экран дисплея. Это типичная процедура ввода-запоминания-вывода, рассмотрение которой дает возможность пояснить принципы использования некоторых устройств, входящих в микроЭВМ. Обратите внимание, что команды уже загружены в первые шесть ячеек памяти. Хранимая программа содержит следующую цепочку команд: Ввести данные из порта ввода 1. Запомнить данные в ячейке памяти Переслать данные в порт вывода Диаграмма выполнения процедуры ввода-запоминания-вывода. В данной программе всего три команды, хотя на рис. Это связано с тем, что команда обычно разбивается на части. Первая часть команды 1 в приведенной выше программе - команда ввода данных. Во второй части команды 1 указывается, откуда нужно ввести данные из порта 1. Первая часть команды, предписывающая конкретное действие, называется кодом операции КОП , а вторая часть - операндом. Код операции и операнд размещаются в отдельных ячейках памяти программ. В МП на рис. Рассмотрим прохождение команд и данных внутри микроЭВМ с помощью занумерованных кружков на диаграмме. Напомним, что микропроцессор - это центральный узел, управляющий перемещением всех данных и выполнением операций. Итак, при выполнении типичной процедуры ввода-запоминания-вывода в микроЭВМ происходит следующая последовательность действий: МП выдает адрес на шину адреса. По шине управления поступает сигнал, устанавливающий память программ конкретную микросхему в режим считывания. ЗУ программ пересылает первую команду "Ввести данные" по шине данных, и МП получает это закодированное сообщение. Команда помещается в регистр команд. МП декодирует интерпретирует полученную команду и определяет, что для команды нужен операнд. МП выдает адрес на ША; ШУ используется для перевода памяти программ в режим считывания. Из памяти программ на ШД пересылается операнд "Из порта 1". Этот операнд находится в программной памяти в ячейке Код операнда содержащий адрес порта 1 передается по ШД к МП и направляется в регистр команд. МП теперь декодирует полную команду "Ввести данные из порта 1". МП, используя ША и ШУ, связывающие его с устройством ввода, открывает порт 1. Цифровой код буквы "А" передается в аккумулятор внутри МП и запоминается. Важно отметить, что при обработке каждой программной команды МП действует согласно микропроцедуре выборки-декодирования-исполнения. МП обращается к ячейке по ША. ШУ используется для перевода памяти программ в режим считывания. Код команды "Запомнить данные" подается на ШД и пересылается в МП, где помещается в регистр команд. МП дешифрирует эту команду и определяет, что для нее нужен операнд. МП обращается к ячейке памяти и приводит в активное состояние вход считывания микросхем памяти программ. Из памяти программ на ШД пересылается код сообщения "В ячейке памяти ". МП воспринимает этот операнд и помещает его в регистр команд. Полная команда "Запомнить данные в ячейке памяти " выбрана из памяти программ и декодирована. Теперь начинается процесс выполнения команды. МП пересылает адрес на ША и активизирует вход записи, относящийся к памяти данных. МП направляет хранящуюся в аккумуляторе информацию в память данных. Код буквы "А" передается по ШД и записывается в ячейку этой памяти. Процесс запоминания не разрушает содержимого аккумулятора. В нем по-прежнему находится код буквы "А". МП обращается к ячейке памяти для выбора очередной команды и переводит память программ в режим считывания. Код команды вывода данных пересылается по ШД к МП, который помещает ее в регистр команд, дешифрирует и определяет, что нужен операнд. МП выдает адрес на ША и устанавливает память программ в режим считывания. Из памяти программ по ШД к МП поступает код операнда "В порт 10", который далее помещается в регистр команд. МП дешифрирует полную команду "Вывести данные в порт 10". С помощью ША и ШУ, связывающих его с устройством вывода, МП открывает порт 10, пересылает код буквы "А" все еще находящийся в аккумуляторе по ШД. Буква "А" выводится через порт 10 на экран дисплея. В большинстве микропроцессорных систем МПС передача информации осуществляется способом, аналогичным рассмотренному выше. Наиболее существенные различия возможны в блоках ввода и вывода информации. Подчеркнем еще раз, что именно микропроцессор является ядром системы и осуществляет управление всеми операциями. Его работа представляет последовательную реализацию микропроцедур выборки-дешифрации-исполнения. Однако фактическая последовательность операций в МПС определяется командами, записанными в памяти программ. Таким образом, в МПС микропроцессор выполняет следующие функции: Особенности программного и микропрограммного управления операциями. Архитектура микропроцессора Основные характеристики микропроцессора Микропроцессор характеризуется: HTML версия курса создана при финансовой поддержке ПетрГУ.
Цитаты со смыслом о любви
CISC и RISC архитектура, основные принципы. Большинство микропроцессорных систем имеет магистрально-модульную структуру Рисунок 5 , в которой отдельные устройства модули , входящие в состав системы, обмениваются информацией по общей системной шине — магистрали фон Неймановская архитектура. Основным модулем системы является микропроцессор, который содержит устройство управления УУ , операционное устройство ОУ и регистровое запоминающее устройство РЗУ - внутреннюю память, реализованную в виде набора регистров. Оперативное запоминающее устройство ОЗУ служит для хранения выполняемой программы или ее фрагментов и данных, подлежащих обработке. В простейших микропроцессорных системах объем ОЗУ составляет десятки и сотни байт, а современных персональных компьютерах, серверах и рабочих станциях он достигает сотен Мбайт и более. Так как обращение к ОЗУ по системной шине требует значительных затрат времени, в большинстве современных высокопроизводительных микропроцессоров дополнительно вводится быстродействующая промежу-точная память кэш-память ограниченного объема от нескольких Кбайт до сотен Кбайт. Постоянное запоминающее устройство ПЗУ служит для хранения констант и стандартных неизменяемых программ. В ПЗУ обычно записываются программы начальной инициализации загрузки систем, тестовые и диагностические программы и другое служебное программное обеспечение, которое не меняется в процессе эксплуатации систем. В микропроцессорных системах, управляющих определенными объектами с использованием фиксируемых или редко изменяемых программ, для их хранения также обычно используется ПЗУ память ROM — Read - Only Memory или репрограммируемое ПЗУ память EEPROM - Electrically Erased Programmable Read - Only Memory или флэш-память. Остальные устройства являются внешними и подключаются к системе с помощью интерфейсных устройств ИУ , реализующих определенные протоколы параллельного или последовательного обмена. Для реализации различных режимов работы к системе могут подключаться дополнительные устройства - контроллеры прерываний, прямого доступа к памяти и другие, реализующие необходимые специальные функции управления. Данная структура соответствует архитектуре Фон-Неймана. Системная шина содержит несколько десятков проводников, которые в соответствии с их функциональным назначением подразделяются на отдельные шины - адреса А, данных D и управления С. Шина А служит для передачи адреса, который формируется микропроцессором и позволяет выбрать необходимую ячейку памяти ОЗУ ПЗУ или требуемое ИУ при обращении к внешнему устройству. Шина D служит для выборки команд, поступающих из ОЗУ или ПЗУ в УУ микропроцессора, и для пересылки обрабатываемых данных операндов между микропроцессором и ОЗУ или ИУ внешним устройством. По шине С передаются разнообразные управляющие сигналы, определяющие режимы работы памяти запись или считывание , интерфейсных устройств ввод или вывод информации и микропроцессора запуск, запросы внешних устройств на обслуживание, информация о текущем режиме работы и другие сигналы. Разрядность шины данных обычно соответствует разрядности операндов, обрабатываемых микропроцессором. Поэтому чаще всего шина D содержит 8, 16 или 32 линии для передачи соответствующих разрядов данных и команд. Разрядность шины адреса определяет максимальный объем адресуемой процессором внешней памяти. Например, разрядная шина А обеспечивает адресацию памяти объемом до 64 Кбайт, а разрядная шина-до 4 Гбайт. В некоторых системах для уменьшения числа необходимых линий связи и соответствующих выводов и контактов используется мультиплексирование линий адреса и данных. В таких системах для передачи адреса и данных используются одни и те же линии связи, на которые сначала выдается адрес, а затем поступают данные. Обмен информацией по мультиплексированной шине AD требует введения отдельного регистра для хранения адреса в процессе пересылки данных. Разрядность шины управления С определяется организацией работы системы, возможностями реализации различных режимов ее функционирования, используемыми методами контроля микропроцессора и других устройств. Поэтому набор передаваемых по шине С управляющих сигналов является индивидуальным для каждой модели микропроцессора. В процессе функционирования микропроцессорной системы реализуются следующие основные режимы ее работы: Рассмотрим основные принципы реализации этих режимов. При выполнении основной программы процессор выбирает из ОЗУ очередную команду программы и выполняет соответствующую операцию. Команда представляет собой многоразрядное двоичное число Рисунок 6 , которое состоит из двух частей полей - кода операции КОП и кода адресации операндов КАД. Рисунок 6 - Формат типовой команды микропроцессора. Код операции КОП задает вид операции, выполняемой данной командой, а код адресации КАД определяет выбор операндов способ адресации , над которыми производится заданная операция. В зависимости от типа микропроцессора команда может содержать различное число разрядов байтов. Например, команды процессоров Pentium содержат от 1 до 15 байтов, а большинство процессоров с RISC -архитектурой использует фиксированный 4-байтный формат для любых команд. Для хранения адреса очередной команды служит специальный регистр процессора - программный счетчик PC Program Counter , содержимое которого автоматически увеличивается на 1 после выборки следующего байта команды. Принятая из ОЗУ команда поступает в регистр команд, входящий в состав УУ процессора. Затем производится дешифрация команды, в процессе которой определяется вид выполняемой операции расшифровка КОП и формируется адрес необходимых операндов расшифровка КАД. В соответствии с кодом поступившей команды УУ процессора генерирует последовательность микрокоманд, обеспечивающих выполнение заданной операции. Каждая микрокоманда выполняется в течение одного машинного такта - периода тактовых импульсов, задающих рабочую частоту всех внутренних узлов и блоков микропроцессора. Для выполнения каждой поступившей команды требуется определенное количество командных циклов и тактов. Командным циклом называется промежуток времени, требуемый для выполнения обращения к ОЗУ или внешнему устройству с помощью системной шины. Обычно реализация такого цикла занимает от 2 до 4 системных тактов периодов синхросигналов шины , которые требуются для установки требуемого адреса, выдачи сигналов, определяющих вид цикла - чтение или запись, получения сигнала готовности к обмену от памяти или внешних устройств и собственно передачи данных или команд. Машинным процессорным тактом в микропроцессорных системах является длительность периода тактовых сигналов Tt , которая задается тактовой частотой микропроцессора Ft. При выполнении операций, не требующих обращений к системной шине, эта частота определяет производительность микропроцессора. Текущее состояние процессора при выполнении программы определяется содержимым регистра состояния SR State Register , в микропроцессорах Pentium данный регистр называется EFLAGS. Этот регистр содержит биты управления, задающие режим работы процессора, и биты признаков флаги , указывающие характеристики результата выполненной операции: Некоторые микропроцессоры фиксируют также другие виды признаков: Обращение к подпрограмме реализуется при поступлении в микропроцессор специальной команды CALL в некоторых процессорах эта команда имеет мнемоническое обозначение JSR - Jump - to - SubRoutine , которая указывает адрес первой команды вызываемой подпрограммы. Этот адрес загружается в PC , обеспечивая в следующем командном цикле выборку первой команды подпрограммы. Предварительно выполняется процедура сохранения в специальном регистре или ячейке памяти текущего содержимого PC , где хранится адрес следующей команды основной программы, чтобы обеспечить возвращение к ней после выполнения подпрограммы. Возврат к основной программе реализуется при поступлении команды RETURN мнемоническое обозначение RET , завершающей подпрограмму. По этой команде сохранявшееся содержимое PC снова загружается в программный счетчик, обеспечивая выполнение команды, которая в исходной программе следовала за командой CALL. Особенность этой процедуры состоит в том, что большинство микропроцессоров обеспечивают возможности вложения подпрограмм, то есть реализуют при выполнении подпрограммы вызов новой подпрограммы с последующим возвращением к предыдущей подпрограмме Рисунок 7. При вложении нескольких подпрограмм требуется сохранение нескольких промежуточных значений содержимого PC и последовательная загрузка этих значений в PC при возврате к предыдущим подпрограммам и к основной программе. Рисунок 7 - Последовательный вызов вложение подпрограмм. Существуют различные варианты реализации стека. Регистровый стек Рисунок 5 реализуется с помощью реверсивных сдвиговых регистров. Каждая команда CALL вызывает ввод в стек очередного содержимого PC. По команде RETURN направление сдвига изменяется и производится извлечение из стека последнего поступившего содержимого PC. Таким образом, обеспечивается выполнение вложенных подпрограмм. Возможное число вложенных подпрограмм определяется глубиной стека, то есть разрядностью используемых регистров сдвига. Если число вложений превышает глубину стека, первые из введенных в стек значений PC теряются, то есть возврат к основной программе не будет обеспечен. Поэтому при использовании регистрового стека необходим строгий контроль за числом вложений. Такая реализация стека применяется в системах, решающих задачи с ограниченным числом вложенных подпрограмм обычно не более Значительно более широкие возможности вложения подпрограмм обеспечивает реализация стека в ОЗУ Рисунок 8. В этом случае часть ОЗУ выделяется для работы в качестве стека. Адресация к ячейкам стека производится с помощью специального регистра - указателя стека SP Stack Pointer , который вводится в состав УУ процессора. Регистр SP содержит адрес верхней заполненной ячейки стека, в которой хранится значение PC , записанное при выполнении команды CALL. Рисунок 8 - Варианты реализации стека: При поступлении новой команды CALL операция PUSH содержимое SP автоматически уменьшается на 1, адресуя следующую, еще незаполненную ячейку стека. Полученный адрес SP -1 выдается на шину А, а на шину D поступает содержимое PC , которое должно сохраняться в стеке. По команде RETURN операция POP текущее содержимое SP выдается на шину А, и по шине D производится считывание с вершины стека последнего записанного значения PC. После этого содержимое SP увеличивается на 1, адресуя предыдущее значение PC , хранящееся в стеке. Так как ОЗУ обычно имеет значительный объем, то для размещения стека можно выделить достаточно большое количество ячеек памяти, обеспечивая необходимый уровень вложения подпрограмм. При работе микропроцессорной системы часто возникают ситуации, когда требуется прервать выполнение текущей программы и перейти к подпрограмме, обеспечивающей необходимую реакцию системы на создавшиеся обстоятельства. Такие ситуации называются прерываниями или исключениями в зависимости от причин, вызывающих их возникновение. Прерываниями interuption являются ситуации, возникающие при поступлении соответствующих команд программные прерывания или сигналов от внешних устройств аппаратные прерывания. Исключениями exception являются нештатные ситуации ошибки , возникающие при работе процессора. При выявлении таких ошибок соответствующие блоки, контролирующие работу процессора, вырабатывают внутренние сигналы запроса, обеспечивающие вызов необходимой подпрограммы обслуживания. Программные прерывания реализуются при поступлении специальных команд INTn , INT 3, INT 0 для микропроцессоров Pentium , TRAPn для микропроцессоров семейства MC и другие. Эти команды вызывают переход к выполнению стандартных подпрограмм обслуживания, для размещения которых выделяются определенные позиции в ОЗУ. Таким образом, при вызове подпрограмм обслуживания реализуется обращение к фиксированным адресам. Причинами аппаратных прерываний являются запросы от различных внешних периферийных устройств системы. Эти запросы поступают на внешние выводы микропроцессора или формируются периферийными устройствами, размещенными на одном кристалле с процессором. Аппаратные прерывания могут быть маскируемые или немаскируемые. Запросы маскируемых прерываний обслуживаются только в том случае, если соответствующий бит управления I в регистре состояния SR , который называется маской прерываний, имеет значение 1. В ряде микропроцессорных систем для обеспечения приоритетного обслуживания запросов от многих внешних устройств включаются специальные микросхемы - контроллеры прерываний. Режим прямого доступа к памяти DMA Direct Memory Access используется, если необходимо произвести пересылку значительного массива информации между ОЗУ и каким-либо внешним устройством, которое подает в систему соответствующий запрос. Реализация такой пересылки с помощью соответствующей программы обмена требует выполнения отдельной команды пересылки для передачи каждого байта или слова. При этом необходим определенный объем памяти для хранения программы и требуется значительное время для ее выполнения. В большинстве современных микропроцессорных систем пересылка массивов информации обеспечивается с помощью специальных устройств - контроллеров DMA , которые реализуют режим прямого доступа к памяти. При поступлении запроса от внешнего устройства контроллер выдает соответствующий сигнал микропроцессору. Получив этот сигнал, микропроцессор завершает очередной цикл обмена по системной шине и отключается от нее, то есть переводит свои выводы, подключенные к шинам A , D и линиям управления ОЗУ и внешними устройствами, в отключенное высокоимпедансное состояние. При этом микропроцессор выдает контроллеру DMA сигнал разрешения на реализацию прямого доступа. Получив этот сигнал, контроллер принимает на себя управление системой. Он выдает на шину А адреса ячеек ОЗУ, с которыми выполняется текущий цикл обмена, формирует необходимые сигналы, определяющие режим работы ОЗУ запись или считывание и интерфейсного устройства, через которое производится пересылка информации ввод или вывод. Передача сигналов запроса и подтверждения прямого доступа к памяти между микропроцессором и контроллером DMA производится по соответствующим линиям шины управления С. Предварительно контроллер DMA программируется для выполнения указанных функций. В него вводятся начальные адреса массивов памяти в ОЗУ, с которых начинается процесс обмена, и размеры массивов, подлежащего пересылке. Обычно контроллер DMA обслуживает запросы от нескольких внешних устройств, поэтому он программируется на реализацию определенного приоритета их обслуживания в случае одновременного поступления нескольких запросов. Программирование контроллера производится путем посылки ему необходимых управляющих сообщений. Эти сообщения обычно предварительно вводятся в контроллер от микропроцессора, когда он выполняет специальную программу инициализации контроллера DMA. Гарвардская архитектура эффективно используется во внутренней структуре высокопроизводительных микропроцессоров. В микропроцессорах с Гарвардской архитектурой и физическим разделением памяти команд и данных, реализуется конвейерный принцип выполнения команд, обеспечивая высокую производительность. При этом процесс выполнения команды разбивается на ряд этапов. На рисунке 9, а приведен пример разбиения команды на шесть этапов ее выполнения: Реализация каждого этапа занимает один такт машинного времени и производится устройствами и блоками процессора, образующими ступени исполнительного конвейера, на каждой из которых выполняется соответствующая микрооперация. При последовательной загрузке в конвейер выбираемых команд каждая его ступень реализует определенный этап выполнения очередной команды. В идеальном варианте при полной загрузке конвейера на его выход в каждом такте будет поступать результат выполнения очередной команды Рисунок 9, а. Реально отдельные ступени конвейера могут оказаться незагруженными, находясь в состоянии ожидания или простоя. Ожиданием называется состояние исполнительной ступени, когда она не может выполнить требуемую микрооперацию, так как еще не получен необходимый операнд, являющийся результатом выполнения предыдущей команды. Простоем называется состояние ступени, когда она вынуждена пропустить очередной такт, так как поступившая команда не требует выполнения соответствующего этапа. На рисунке 8,б показан пример работы 6-ступенчатого конвейера при выполнении фрагмента реальной программы, когда отдельные ступени оказываются в состоянии ожидания ОЖ или простоя ПР. При использовании в программе разноформатных команд, содержащих различное количество байтов, число состояний простоя и ожидания, которые приходится вводить в процессе выполнения команд, значительно увеличивается. Поэтому принятый во многих RISC -процессорах стандартный 4-байтный формат команд обеспечивает существенное сокращение числа ожиданий и простоев конвейера, что позволяет значительно повысить производительность. Другой причиной снижения эффективности конвейера являются команды условного ветвления. Если выполняется условие ветвления, то приходится производить перезагрузку конвейера командами из другой ветви программы, что требует выполнения дополнительных рабочих тактов и вызывает значительное снижение производительности. Поэтому одним из основных условий эффективной работы конвейера является сокращение числа его перезагрузок при выполнении условных переходов. Эта цель достигается с помощью реализации различных механизмов предсказания направления ветвления, которые обеспечиваются с помощью специальных устройств - блоков предсказания ветвления , вводимых в структуру процессора. Возможность повышения производительности процессора достигается также при введении в структуру процессора нескольких параллельно включенных операционных устройств, обеспечивающих одновременное выполнение нескольких операций. Такая структура процессора называется суперскалярной. В этих процессорах реализуется параллельная работа нескольких исполнительных конвейеров, в каждый из которых поступает для выполнения одна из выбранных и декодированных команд. В идеальном случае число одновременно выполняемых команд равно числу операционных устройств, включенных в исполнительные конвейеры. Однако при выполнении реальных программ трудно обеспечить полную загрузку всех исполнительных конвейеров, поэтому на практике эффективность использования суперскалярной структуры оказывается несколько ниже. Современные суперскалярные процессоры содержат до 4 до 10 различных операционных устройств, параллельная работа которых обеспечивает выполнение за один такт в среднем от 2 до 6 команд. Эффективная одновременная работа нескольких исполнительных конвейеров обеспечивается путем предварительной выборки-декодирования ряда команд и выделения из них группы команд, которые могут выполняться одновременно. В современных суперскалярных процессорах производится выборка нескольких десятков команд, которые декодируются, анализируются и группируются для параллельной загрузки в исполнительные конвейеры. Большинство микропроцессорных систем имеет магистрально-модульную структуру, в которой отдельные устройства модули , входящие в состав системы, обмениваются информацией по общей системной шине — магистрали фон Неймановская архитектура. Системная шина содержит несколько десятков проводников, которые в соответствии с их функции-ональным назначением подразделяются на отдельные шины - адреса А, данных D и управления С. При этом процесс выполнения команды разбивается на ряд этапов: Повысить производительность процессора можно при введении в структуру процессора нескольких параллельно включенных операционных устройств, обеспечивающих одновременное выполнение нескольких операций. Новости Новости сайта Новости образования События Новости науки и технологий Политические новости Финансовые и экономические новости Новости спорта Законы Остальные новости ВУЗы Фриланс Заказать работу Поиск заказов Задачи Поиск задач Карта задач Лекции. Авторизация Регистрация Забыли пароль? Лекции - Информатика и программирование - Микропроцессоры и МПС Преимущество приоритет — право на первоочередное движение в намеченном направлении по отношению к другим участникам движения. Преимущество приоритет — выгода, превосходство в сравнении с кем-чем-нибудь другим. Преимущество приоритет — понятие, показывающее важность, первенство. Например, приоритет действий определяет порядок их выполнения во времени. Размещение рекламы на сайте.
Сто причин для счастья кристина орбакайте
Стихи мужчине чтобы затронуть в прозе
Компрессионный перелом позвоночника случается
Xxx пизда крупным планом