broken-raw-connect.v

always @(*) begin
	uart_uart_source_valid <= 1'd0;
	uart_uart_source_valid <= uart_uart_sink_valid;
	uart_uart_source_valid <= uart_tx_fifo_source_valid;
end
always @(*) begin
	uart_uart_sink_ready <= 1'd0;
	uart_uart_sink_ready <= uart_uart_source_ready;
	uart_uart_sink_ready <= uart_rx_fifo_sink_ready;
end
always @(*) begin
	uart_uart_source_first <= 1'd0;
	uart_uart_source_first <= uart_uart_sink_first;
	uart_uart_source_first <= uart_tx_fifo_source_first;
end
always @(*) begin
	uart_uart_source_last <= 1'd0;
	uart_uart_source_last <= uart_uart_sink_last;
	uart_uart_source_last <= uart_tx_fifo_source_last;
end
always @(*) begin
	uart_uart_source_payload_data <= 8'd0;
	uart_uart_source_payload_data <= uart_uart_sink_payload_data;
	uart_uart_source_payload_data <= uart_tx_fifo_source_payload_data;
end

works-pipeline.v

always @(*) begin
	uart_uart_source_valid <= 1'd0;
	uart_uart_source_valid <= uart_tx_fifo_source_valid;
	uart_uart_source_valid <= uart_uart_sink_valid;
end
assign uart_tx_fifo_source_ready = uart_uart_source_ready;
always @(*) begin
	uart_uart_source_first <= 1'd0;
	uart_uart_source_first <= uart_tx_fifo_source_first;
	uart_uart_source_first <= uart_uart_sink_first;
end
always @(*) begin
	uart_uart_source_last <= 1'd0;
	uart_uart_source_last <= uart_tx_fifo_source_last;
	uart_uart_source_last <= uart_uart_sink_last;
end
always @(*) begin
	uart_uart_source_payload_data <= 8'd0;
	uart_uart_source_payload_data <= uart_tx_fifo_source_payload_data;
	uart_uart_source_payload_data <= uart_uart_sink_payload_data;
end
assign uart_txfull_status = (~uart_tx_fifo_sink_ready);
assign uart_txempty_status = (~uart_tx_fifo_source_valid);
assign uart_tx_trigger = uart_tx_fifo_sink_ready;
assign uart_rx_fifo_sink_valid = uart_uart_sink_valid;
always @(*) begin
	uart_uart_sink_ready <= 1'd0;
	uart_uart_sink_ready <= uart_rx_fifo_sink_ready;
	uart_uart_sink_ready <= uart_uart_source_ready;
end