kazuokada

## brg_wb2ps.sv
`timescale 1ns/1ps
// wishbone → PSRAM バスブリッジ
// 64burst(64byte) 転送
// data幅 32bit

module brd_wb2ps (
    input RST,
    input cpuclk,       // wishbone clk

    // wishbone
	`timescale 1ns/1ps
	// wishbone → PSRAM バスブリッジ
	// 64burst(64byte) 転送
	// data幅 32bit

	module brd_wb2ps (
	input RST,
	input cpuclk, // wishbone clk

	// wishbone