yuichiro-shibata

## autoplayer.sv
`default_nettype none

module autoplayer
  #(
    parameter real CLK_FREQ = 100e6, // クロック周波数 (Hz)
    parameter real MM = 140          // メトロノームテンポ
  )
  (
    input wire          clk,
    input wire          ctrl_in, // 制御ボタン入力

## delta_sigma.sv
`default_nettype none

module delta_sigma
  #(
    parameter int WIDTH = 16
  )
  (
    input wire             clk,
    input wire [WIDTH-1:0] data_in,
    output logic           pulse_out

## delta_sigma.sv
`default_nettype none

module delta_sigma
  #(
    parameter int WIDTH = 16
  )
  (
    input wire             clk,
    input wire [WIDTH-1:0] data_in,
    output logic           pulse_out

## pulse_fft.ipynb

      
              1 file
            
          
              0 forks
            
          
              0 comments
            
          
              0 stars
            
          
                yuichiro-shibata
                / pulse_fft.ipynb
            
            
              Created Apr 29, 2021
            
              
                ACRi ブログ「DA コンバータがなくてもできる FPGA ピアノ (2)」の周波数解析ノートブック
              
          
      View pulse_fft.ipynb
  
    
      Sorry, something went wrong. Reload?
      Sorry, we cannot display this file.
      Sorry, this file is invalid so it cannot be displayed.
      
          Viewer requires iframe.
      
    
## pwm_sound.sv
`default_nettype none

module pwm_sound
  #(
    parameter real CLK_FREQ = 100e6, // クロック周波数 (Hz)
    parameter int  COUNT_WIDTH = 32  // カウンタビット幅
  )
  (
    input wire 	     clk,
    input wire [3:0] btn_in, // ボタン入力

## pulse_sound.sv
`default_nettype none

module pulse_sound
  #(
    parameter real CLK_FREQ = 100e6, // クロック周波数 (Hz)
    parameter int  COUNT_WIDTH = 32  // カウンタビット幅
  )
  (
    input wire       clk,
    input wire [3:0] btn_in,
	`default_nettype none

	module autoplayer
	#(
	parameter real CLK_FREQ = 100e6, // クロック周波数 (Hz)
	parameter real MM = 140 // メトロノームテンポ
	)
	(
	input wire clk,
	input wire ctrl_in, // 制御ボタン入力
	`default_nettype none

	module delta_sigma
	#(
	parameter int WIDTH = 16
	)
	(
	input wire clk,
	input wire [WIDTH-1:0] data_in,
	output logic pulse_out
	`default_nettype none

	module pwm_sound
	#(
	parameter real CLK_FREQ = 100e6, // クロック周波数 (Hz)
	parameter int COUNT_WIDTH = 32 // カウンタビット幅
	)
	(
	input wire clk,
	input wire [3:0] btn_in, // ボタン入力
	`default_nettype none

	module pulse_sound
	#(
	parameter real CLK_FREQ = 100e6, // クロック周波数 (Hz)
	parameter int COUNT_WIDTH = 32 // カウンタビット幅
	)
	(
	input wire clk,
	input wire [3:0] btn_in,