Skip to content

Instantly share code, notes, and snippets.

@yuichiro-shibata
yuichiro-shibata / autoplayer.sv
Last active Jun 9, 2021
ACRi ブログ「DA コンバータがなくてもできる FPGA ピアノ (5)」のコード
View autoplayer.sv
`default_nettype none
module autoplayer
#(
parameter real CLK_FREQ = 100e6, // クロック周波数 (Hz)
parameter real MM = 140 // メトロノームテンポ
)
(
input wire clk,
input wire ctrl_in, // 制御ボタン入力
@yuichiro-shibata
yuichiro-shibata / delta_sigma.sv
Created May 26, 2021
ACRi ブログ「DA コンバータがなくてもできる FPGA ピアノ (4)」のコード
View delta_sigma.sv
`default_nettype none
module delta_sigma
#(
parameter int WIDTH = 16
)
(
input wire clk,
input wire [WIDTH-1:0] data_in,
output logic pulse_out
@yuichiro-shibata
yuichiro-shibata / delta_sigma.sv
Created May 12, 2021
ACRi ブログ「DA コンバータがなくてもできる FPGA ピアノ (3)」のコード
View delta_sigma.sv
`default_nettype none
module delta_sigma
#(
parameter int WIDTH = 16
)
(
input wire clk,
input wire [WIDTH-1:0] data_in,
output logic pulse_out
@yuichiro-shibata
yuichiro-shibata / pulse_fft.ipynb
Created Apr 29, 2021
ACRi ブログ「DA コンバータがなくてもできる FPGA ピアノ (2)」の周波数解析ノートブック
View pulse_fft.ipynb
Sorry, something went wrong. Reload?
Sorry, we cannot display this file.
Sorry, this file is invalid so it cannot be displayed.
@yuichiro-shibata
yuichiro-shibata / pwm_sound.sv
Last active May 4, 2021
ACRi ブログ「DA コンバータがなくてもできる FPGA ピアノ (2)」のコード
View pwm_sound.sv
`default_nettype none
module pwm_sound
#(
parameter real CLK_FREQ = 100e6, // クロック周波数 (Hz)
parameter int COUNT_WIDTH = 32 // カウンタビット幅
)
(
input wire clk,
input wire [3:0] btn_in, // ボタン入力
@yuichiro-shibata
yuichiro-shibata / pulse_sound.sv
Created Apr 14, 2021
ACRi ブログ「DA コンバータがなくてもできる FPGA ピアノ (1)」のコード
View pulse_sound.sv
`default_nettype none
module pulse_sound
#(
parameter real CLK_FREQ = 100e6, // クロック周波数 (Hz)
parameter int COUNT_WIDTH = 32 // カウンタビット幅
)
(
input wire clk,
input wire [3:0] btn_in,